SYS.INST.LAB
SALIR

> VERIFICACIÓN TEÓRICA
STATE: IDLE